高性能计算的优化

高性能计算的优化

高性能计算是计算机科学的一个分支，主要是指从体系结构、并行算法和软件开发等方面研究开发高性能计算机的技术。随着计算机技术的飞速发展，高性能计算机的计算速度不断提高，其标准也处在不断变化之中。高性能计算简单来说就是在16台甚至更多的服务器上完成某些类型的技术工作负载。到底这个数量是需要8台，12台还是16台服务器这并不重要。在定义下假设每一台服务器都在运行自己独立的操作系统，与其关联的输入/输出基础构造都是建立在COTS系统之上。

数学建模中，数据量超大的问题，有什么好的方法进行优化？lingo运行9小时都没解出来。

如果是线性规划的问题lingo都得解9小时那得有多少变量。。。曾用matlab解72个变量用了一夜算出来个Error。。。
对于变量超多的问题基本有两个解决方法：1.高性能计算(如果有条件的话)、2.降维
我感觉常用的还是第二种吧，因子分析，或主成分分析，这是主要的降维方法。如果是线性问题，可进行系数显著性检验，不显著的变量全给去除，有时候也算是个方法吧。
大数据量的问题建议用spss，可能会更方便些。

随笔 | FPGA上利用OpenCL加速科学计算stencil

    嗯，没错，这是一篇水文……

    其实说忙倒也不是真的挤不出时间来看看杂书，多是自己犯懒，没提起兴致来。《四世同堂》还未读完，自然做不了摘记，也没静下心来翻翻《史记》，但又不想放弃日更的小目标，却也一时间不知道该写点什么，索性就想到啥说啥，随便扯扯凑凑字数……

    近日看了些专业方面的paper，都是有关加速科学计算stencil的研究工作。stencil为科学计算应用提供各类计算模板，在高性能计算中占有重要地位，因其具有良好的数据局部性与计算并行性，而受到研究者们的广泛关注。早在2010年左右，就涌现出大量的研究者者在传统的CPU架构以及GPU等加速器上针对stencil的性能特征进行优化，而近几年来热度有所下降，但伴随着FPGA架构的更新换代，stencil加速又重新走进了人们的视野。

    这一切都要归功于FPGA存储能力与带宽的提升，正因如此，才给stencil在FPGA上提供了优化的可行性。stencil存在两类潜在的并行行为：cells in parallel（单次迭代内数据元素间的并行）与iterations in parallel（多次迭代计算间的并行），针对这两类并行行为，研究者们提出了spatial blocking与temporal blocking两种优化方法：一是利用FPGA特有的shift registers来减少访存次数，充分利用每个数据元素后再进行淘汰；二是采用overlapped tiling的方法对整体数据进行分块，大大提高了计算并行性，同时也解决了输入数据规模受限的问题。最后，研究者们将工作移植到了多个FPGA的计算平台上，可以更加高效、并行地解决更大规模的stencil计算问题，同时对整体性能与功耗进行了建模，为在不同平台上加速stencil打下了工作基础。

声明： 我们致力于保护作者版权，注重分享，被刊用文章因无法核实真实出处，未能及时与作者取得联系，或有版权异议的，请联系管理员，我们会立即处理，本站部分文字与图片资源来自于网络，转载是出于传递更多信息之目的,若有来源标注错误或侵犯了您的合法权益，请立即通知我们(管理员邮箱：daokedao3713@qq.com)，情况属实，我们会第一时间予以删除，并同时向您表示歉意,谢谢!